

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-046762

(43)Date of publication of application: 16.02.1990

(51)Int.CI.

H01L 27/088 H03K 19/0948

(21)Application number: 63-199138

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.08.1988


(72)Inventor: ASAHINA KATSUSHI

TAKANO SATOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To enable high speed operation and reduce gate input capacitance and occupied area, by a method wherein, when two or more insulated gate field effect transistors are connected in series, the gate length of the insulated gate field effect transistor is made short, as compared with the gate length of the one which is not connected in series. CONSTITUTION: When at least one of an input A and an input B is 'high', either one of PMOSFET's P1A. P2A turns off. Since the MOSFET's are connected in series, the voltage applied between the source and drain of the PMOSFET becomes smaller than Vcc, an MISFET, whose gate length is short as compared with a circuit not connected in series, can be used in a circuit connected in series. As a result, the current of an MISFET increases, so that it is unnecessary to increase the gate width, and the gate capacitance is reduced. Thereby high speed operation is enabled.



LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

① 特許出願公開

平2-46762 ⑫ 公 開 特 許 公 報(A)

@Int. Ci. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)2月16日

H 01 L 27/088 H 03 K 19/0948

H 01 L 7735-5F 27/08 H 03 K 8326-5 J 19/094

C 102 B

審査請求 未請求 請求項の数 1 (全4頁)

半導体集積回路 会発明の名称

> 20特 願 昭63-199138

願 昭63(1988) 8月9日 29出

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 者 朝比奈 克志 @発

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ 聡 個発 明 者

エス・アイ研究所内

東京都千代田区丸の内2丁目2番3号 ⑪出 願 人 三菱電機株式会社

弁理士 大岩 増雄 外2名 四代 理

1. 発明の名称 半速体集積回路

2. 特許請求の範囲

絶縁ゲート型電界効果トランジスタを用いて構 成された半導体集積回路において、上記絶縁ゲー ト型電界効果トランジスタが2以上直列に接続さ れている場合、上記絶縁ゲート型電界効果トラン ジスタのゲート長を直列に接続されていないもの と比較して短くしたことを特徴とする半導体集積 回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は絶縁ゲート型電界効果トランジスタ を用いて構成される半導体集積回路に関するもの である。

(従来の技術)

第3回及び第4回は相補形金属酸化膜電界効果 トランジスタ (以下 CMOSFETという) を用いた NOR回路及びNAND回路の構成図で、図において、

P1. P2. P3. P4 tt PNOSFET. N1. N2. N 3. N 4 tt NMOSFET である。

また第5図、第6図は他の半導体集積回路の構 成図で、P5はPMOSFET、N5は NMOSFET、N6 は NNOSFET、R 1 は抵抗を示す。

次に動作について説明する。

第3図において、PMOSFET P1, P2は直列に 接続されているので、A=B= " ℓ ow " のとき PMOSFET P1. P2が共にonするのでX= "high"となる。NMOSFET N 1 , N 2 は並列に接続 されているので、AまたはBが"high"のときNMOS FET N 1 または N 2 が o n するので X = * l ow* となり、NOR 動作をする。ここで、PMOSFET Pl. P 2 は直列に接続されているので X = "high"を出 カしているとき、出力電流はPMOSFET Pl. P2 の直列抵抗により制限される。このため高速動作 を要求される回路においては、直列に接続されて いるPMOSPET P1. P2のゲート幅を第4図にお いて並列に接続されているPMOSFET P3.P4の ゲート幅より大きくする必要があった。

この時CMOS回路に使用されるMISFET(絶縁ゲート型電界効果トランジスタ)はコンハンスメント型が使用されるので、第7図に示すように、Vos

しかしながらMISFETのゲート長を縮小すること によりパンチスルー現象が発生し、第8図に示す ように | Vェーを増大するとV。ョー0 Vにおいて も | 1 ms.! が増大する。第8図において、曲線1 は NMOSFET、曲線 2 はPMOSFET について示したも のである。ゲート長を縮小すると第8図の曲線は NMOSFET においては曲線1bから1aへ、 PMOSF BTにおいては曲線2bから2aに変化する。これ らのことより明らかなように、ゲート長を縮小す ることにより、MOSFETのゲート電圧によりoff す ることのできるソース・ドレイン間電圧は小さく なる。このため、第6図に示されるような回路構 成において、パンチスル-現象が発生して、Ves = 0 Vにおいても大きな電流が流れるようなMOSF BTは使用できない。同様のことが、第5図に示す CMOSインバータ回路についても貫える。このため、 ゲート長を縮小して、ゲート入力容量が小さく、かつ、電流駆動力の大きいMISPBTを使用することは困難であった。

また、第4図に示すCHOS NAND 回路においても 直列に接続されているNMOSFET N3、N4のゲー ト幅は第3図において並列に接続されているNMOS FET N1、N2のゲート幅より大きくする必要が あった。

(発明が解決しようとする課題)

従来の半導体集積回路装置は以上のように構成されているので、高速動作する回路において直列に接続されている素子においては負荷駆動力を大きくするために、ゲート幅を大きくすることが必要で、このために、ゲート入力容量が大きくなったり、回路の占有面積が大きくなるなどの問題点があった。

この発明は上記のような問題点を解消するためになされたもので、高速動作できるとともに、ゲート入力容量が小さく、かつ占有面積が小さい半 進体集積回路装置を得ることを目的とする。

(課題を解決するための手段)

この発明に係る半導体集積回路は、絶縁ゲート型電界効果トランジスタが2以上直列に接続されている場合、上記絶縁ゲート型電界効果トランジスタのゲート長を直列に接続されていないものと比較して短くしたことを特徴とするものである。 (作用)

この発明における直列に接続されている絶縁ゲート型電界トランジスタ(MISPET)のゲート長は並列に接続されているMISPETのゲート長より短く電流はより大きく流れ、ゲート容量は低波する。(宝統例)

以下、この発明の一実施例を図について説明する。

第1図において、P1A, P2Aはゲート長を 短くした PMOSFET、N1, N2は MMOSFETである。 A, Bは入力端子でXは出力端子である。この回 路はX=A+Bの論理式で表される論理動作を行 う MOR回路である。

次に動作について説明する。

いま、入力AまたはBのどちらが少なくとも一方が high"であるとき、対応するPMOSFET P1A.P2Aのいずれかが offする。このとき、PMOSFE t は直列に接続されているので、PMOSFET のソース・ドレイン間に印加される電圧はVccより小さな値となっているので、直列接続された回路に比較して、ゲート長のいては、そうでない回路に比較して、ゲート長の短いMISFETを使用することができる。これにより、MISFETの電流が大きくなるので、ゲート容量が低減されることにより高速動作が可能となる。

第2図は、本発明の別の実施例を示したものである。この場合、直列接続されているMISPETはゲート長の短い NMOSPET N3A, N4Aである。ここに、上記の NOR回路で行ったのと同様に、直列接続された NMOSPET N3, N4のゲート長を短くすることによって同一の結果を得る。

また、上記実施例では、2入力のCMOS NORおよびNAND回路について述べたが、多入力のCMOS論理回路についても適用できる。

(発明の効果)

以上説明したようにこの発明によれば、路縁ゲート型電界効果トランジスタが2以上直列に接続されている場合、上記絶縁ゲート型電界効果トランジスタのゲート長を直列に接続されていないものと比較して短くしたので、高速に動作するとともに占有面積の少ない半導体集積回路装置を得ることができる。


4. 図面の簡単な説明


第1図はこの発明の一実施例を示す構成図、第2図はこの発明の他の一実施例を示す構成図、第3図は従来の CHOSFETを用いた NOR回路 第4図は従来の CHOSFETを用いた NAND回路 第5図 第6図は他の半導体集積回路の一例を示す図、第7図はHISFETの程圧印加の様子を示す図、第8図はVel=0 Vel=0 Vel=0 Hispetの lel-Velの特性図である。

N1. N2. N3. N4. N5. N3A. N4 Aは MMOSPET、P1. P2. P3. P4. P1A. P2Aは PMOSPET、R1は抵抗、Vccは電源を示 す。

なお、図中、同一符号は同一, 又は相当部分を 示す。

代理人 大 岩 増 雄(ほか2名)





第6図

第5図

第7团

手 統 補 正 **杏**(白発) 1 9 2 7

平成 年 月 日

特許庁長官殿

- 1. 事件の表示 特願昭 63-199138号
- 2. 発明の名称

半導体集積回路

3. 補正をする者

事件との関係 特許出顧人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

4.代 理 人 住 所

所 東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内 氏名 (7375)弁理士 大岩 増雄 (連絡先03(213)3421特許部)



5. 補正の対象

発明の詳細な説明の間。

- 6. 補正の内容
- (I)明細書第3頁第2行目乃至第3行目「コンハンスメント型」とあるのを「エンハンスメント型」とあるのを「エンハンスメント型」と補正する。

以上